#### **IMAGE DISPLAY DEVICE**

Publication number: JP3200282 Publication date: 1991-09-02

NAKADA HIROYUKI

Applicant:

CASIO COMPUTER CO LTD

Classification:

- international:

**G02F1/133; G09G3/36; G02F1/13; G09G3/36; (IPC1-7)**: G02F1/133; G09G3/36


- European:

Application number: JP19890343612 19891228 Priority number(s): JP19890343612 19891228

Report a data error here

#### Abstract of JP3200282

PURPOSE:To simplify the circuit constitution and reduce the power consumption by writing picture element data which are inputted in picture element units in buffer circuits in order, reading held data out of the buffer circuits in parallel every time picture element data of four picture elements are written in the buffer circuit, and transferring them to latch circuits with a latch clock. CONSTITUTION: The (n)-bit picture element data which are inputted in picture element units are written in the buffer circuits 41a and 41b and every time picture element data of four picture elements are written in the buffer circuits 41a and 41b, their held data are read out in parallel and transferred to the latch circuits 42a and 42b, and 43a and 43b with the latch clock. When picture element data of one line are latched in the latch circuits 42a and 42b, and 43a and 43b, the latched picture element data are read out together to a driving circuit at specific timing to drive signal electrodes for displaying. Consequently, the constitution of the circuit which generates the latch clock is simplified and the frequency of the latch clock is lowered to reduce the power consumption.



Data supplied from the esp@cenet database - Worldwide

## 19日本国特許庁(IP)

10 特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 平3-200282

Solnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)9月2日

G 09 G 3/36 G 02 F 1/133

5 7 5

8621-5C 7709-2H

審査請求 未請求 請求項の数 1 (全10頁)

❷発明の名称 画像表示装置

②符 願 平1-343612

②出 願 平1(1989)12月28日

**⑩発 明 者 中 田** 

浩之

東京都東大和市桜が丘2丁目229番地 カシオ計算機株式

会社東京事業所内

勿出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

四代 理 人 弁理士 鈴江 武彦 外3名

明 細 普

1. 発明の名称

画 像 表 示 装 置

#### 2. 特許請求の範囲

4 画素分の画素データを上記ラッチクロック発生 手段から出力されるラッチクロックにより順次ラッチする複数段のラッチ回路と、このラッチ回路 にラッチされた画素データを所定のタイミングで 一括して駆動回路に読出す読出し手段とを具備したことを特徴とする画像表示装置。

## 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、液晶等のドットマトリクス型表示バネルに階調表示を行なう画像表示装置に関し、特に信号電極駆動回路の改良に関する。

### 〔従来技術〕

従来、ドットマトリクス型液晶表示パネルを用いた画像表示装置における信号電極(セグメント電極)駆動回路は、第3図に示すように構成されている。

すなわち、A / D 変換回路(図示せず)から送られてくる例えば 3 ビットのデジタル画紫データ

DI ~ D 3 は、 3 ビットの D 型フリップフロップ からなるバッファ回路11a, 11bに入力され る。バッファ回路11aは画索データD1~D3 をクロックパルスC2 により読み込んでラッチ回 路 1 2 a に 出力 し、 バッファ 回路 1 1 b は 画 光 デ - ク D 1 ~ D 3 を基準クロック C 1 により読み込 んでラッチ回路12bに出力する。上記クロック パルス C 1 , C 2 は、第 4 図 (a) , (b) に示 すように周波数が同じで位相のみ180° 異なる 2 相のクロックパルスである。上記ラッチ回路 12aは、バッファ回路11aに保持されたデー タを2桁のクロックパルスC1、 C2 により 読み 込んでノア回路13a~13cを介してインパー ク14a~14cに入力する。ラッチ回路12b は、バッファ回路11bに保持されたデータを クロックパルス C 2 により読み込み、ノア回路 15a~15cを介してインバータ16a~ 16cに入力する。そして、上記インパータ 14a~14cの出力信号は、3ビット構成の N段のラッチ回路17,~17,のうち、奇数番

目のラッチ回路 1 7 1 7 1 7 2 . .... 1 7 N-1 に 入力され、インバータ 1 6 a ~ 1 6 c の出力信号 は、偶数番目のラッチ回路 1 7 2 1 7 4 . ..... 1 7 N に入力される。

また、18はD型フリップフロップで、水平同 期信号に同期して与えられるスタート信号 S T I をクロックパルスClにより読み込み、D型フリ ップフロップ19に入力する。このフリップフロ ップ19は、入力信号をクロックパルス C 2 によ り読み込み、シフトレジスタ20に入力する。こ のシフトレジスタ20は、(N/2 - 1) 段のラッ チ回路20,~20m/2-1を縦続接続してなり、 入力信号を2相のクロックパルスC1, С2 によ り順次シフトし、最終段のラッチ回路 2 0 N/2 -1 から出力される信号STOをD型フリップフロッ プ21に入力する。このフリップフロップ21は、 信号STOをクロックパルスC1により読み込ん でRSフリップフロップ22のリセット端子Rに 入力する。このフリップフロップ22は、フリッ プフロップ18の出力信号によりセットされるも

ので、その出力信号はインバータ 2 3 を介して D 型フリップフロップ 2 4 及びアンド回路 2 6 に入 力される。フリップフロップ 2 4 は入力信号をク ロックバルス C 2 に同期して読み込み、 D 型フ リップフロップ 2 5 及び上記ノア回路 1 3 a ~ 1 3 d、 1 5 a ~ 1 5 dに入力される。

また、フリップフロップ 2 4 の出力信号は、クロックパルス C 2 と共に ノア 回路 2 7 及びインパータ 2 8 を介してラッチ 回路 2 0 1 ~ 2 0 n/2 -1 のクロック 端子 C Y に入力される。上記フリップ フロップ 2 5 は、アンド 回路 2 6 に入力する。 して、アンド 回路 2 6 に入力する。 ロックにより 読み込み、アンド 回路 2 9 及びインパータ 3 0 を介してラッチ 回路 2 0 1 ~ 2 0 n/2 -1 のクロック 端子 C X に入力される。 更に上記 インパータ 3 0 の出力信号は、ノア 回路 3 2 1 ~ 3 2 n/2 に入力される。また、ノア 回路 3 2 1 ~ 3 2 n/2 に 1 ラッチ 回路 2 2 1 ~ 3 2 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 2 0 1 ~ 2 0 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 3 2 2 ~ 3 2 n/2 に 1 ラッチ 回路 3 2 n/2 に 1 ラッチ 1 n/2 に 1 n/

20 N/2 -1の出力信号がそれぞれ入力される。そして、上記ノア回路 3 2 1 ~ 3 2 N/2 の出力信号は、それぞれ奇数番目のラッチ回路 1 7 1 . 1 7 3 , … 1 7 N-1 及び偶数番目のラッチ回路 1 7 2 , 1 7 4 , … 1 7 N にラッチクロック C K S 1 ~ C K S N/2 として入力される。すなわち、ノア回路 3 2 1 ~ 3 2 N/2 から出力されるラッチクロック C K S 1 ~ C K S N/2 は、ラッチ回路 1 7 1 ~ 1 7 N に、それぞれ奇数番目と偶数番目とを対として入力される。

第4図は上記従来回路の動作タイミングを示したものである。以下、第4図を参照して第3図の動作を説明する。新しいフィールドに入り、 A / D 変換回路から画案データ D 1 ~ D 3 が送られてくると、バッファ回路 1 1 a , 1 1 b にラッチがれて、奇数番目のデータと偶数番目のデータとが、立列データに変換される。すなわち、 A / D 変換回路から第4図(c)に示す1番目の画案データーロ 2 が送られてくると、この画案データーロ 2 が送られてくると、この画案データーロ 2 が 3 は、まず、クロックバルス C 2 により

パッファ回路11aにラッチされる。次に2番目 の晒料データDI~D3が送られてくると、この 画者データはクロックパルスC1 によりバッファ 回路11.bにラッチされる。このときパッファ回 路11aに保持されている1番目の画光データが クロックパルス C I によりラッチ回路 1 2 a にラ ッチされる。このラッチ回路 1 2 a にラッチされ た画岩データは、クロックパルスC2 によりラッ チ回路12aから読出される。このときバッファ 回路116に保持されている画業データがクロッ クパルス C 2 によりラッチ 回路 1 2 b にラッチさ れて出力される。従って、ラッチ回路12a. 12 b にラッチされた 1 番目の画数データと 2 番 目の画数データは、第4図(f)、(g)に示す ようにクロックパルスC2 のタイミングで同時に 出力される。

一方、上記新しいフィールドに入った際、第4 図 (d) に示すスタートタイミング信号STI (ローレベル) がフリップフロップ18に入力される。上記スタートタイミング信号ST1は、ク

1 4 a ~ 1 4 c , 1 6 a ~ 1 6 c を介してラッチ 回路 1 7 a ~ 1 7 n へ送られるようになる。

また、上記フリップフロップ24から出力され るローレベルの信号は、クロックパルスCIによ りフリップフロップ25にラッチされるので、ア ンド回路26は引き続きゲートを閉じた状態、つ まり、出力信号が"0"の状態に保持される。こ のアンド回路26の出力信号がローレベルに保 持されている間、第4図(j)に示すようにク ロックパルスC1がノア回路29及びインバー ク30を介して収り出され、ラッチ回路20,~ 20m~ -1に入力される。また、上記インバータ 3 D から出力されるクロックパルス C L は、イン バータ31を介してノア回路32,~32 N/2 に 入力される。あるフィールドにおいて、インバー ク31から最初のクロックパルスClが出力され た時は、フリップフロップ19から第4図(h) に示すラッチクロック作成用パルスが出力され ているタイミングに一致し、このためノア回路 32、から第4凶(1)に示すラッチクロック

ロックパルス C l によりフリップフロップ 1 8 に ラッチされ、更にクロックパルス C 2 により、フ リップフロップ 1 9 にラッチされる。これにより フリップフロップ19から第4図 (h) に示すう ッチクロック作成用パルスが出力され、ラッチ回 路20へ送られる。また、上記フリップフロップ 18の出力信号(ローレベル)により、フリップ フロップ22がセットされ、その出力信号がハイ レベル、インバータ23の出力がローレベルとな ってアンド回路26のゲートを閉じる。また、イ ンパーク23の出力信号は、クロックパルスC2 によりフリップフロップ24にラッチされ、その 出力信号が第4図(h)に示すようにハイレベル からローレベルに立ち下がる。このフリップフロ ップ24の出力信号がローレベルとなっている切 間がデータ有効区間となる。

上記のようにフリップフロップ 2 4 の出力信号 がローレベルに立ち下がることにより、ラッチ 回路 1 2 a、 1 2 b のラッチデータがノア回路 1 3 a ~ 1 3 c、 1 5 a ~ 1 5 c 及びインバータ

C K S , が出力される。このラッチクロック C K S , が出力されると、ラッチ回路 1 2 a に保 持されている画素データがラッチ回路 1 7 , にラ ッチされ、ラッチ回路 1 2 b に保持されている画 素データがラッチ回路 1 7 , にラッチされる。

その後、フリップフロップ 1 9 から出力されているラッチクロック作成用バルスがインバータ 3 0 、2 8 から出力されるクロックバルスに同りしてラッチ回路 2 0 、~2 0 m/2 -1に 順次シー1に 順次シー1に 順次シー1のの 5 で 4 図 (m)、 (n)に示すようにラッチの 5 で 4 図 (m)、 (n)に示すようにラッチの 5 で 4 図 に A / D 変換回路 から 5 で 1 で 2 を介してラッチ回路 1 2 a 、 1 2 b に で 3 で 5 で 5 で 4 で 1 2 a 、 1 2 b に つ ラッチ される。この ラッチ 回路 1 2 a 、 1 2 b に ラッチ された 画案 データ が上記ラッチ 回路 1 7 で 6 K S 2 ~ C K S m/2 によりラッチ 回路 1 7 で 8

ラッチ回路 1 7 。~ 1 7 n にラッチされた 3 ピットの画案 データにより 8 階 調の 駆動信号が作成され、液晶表示パネル(図示せず)のセグメントで 極が表示駆動される。

#### [発明が解決しようとする課題]

上記のように従来の画像表示装置では、ラッチ回路12a、12bに保持された2つの画光データがラッチクロックCKS、~CKS×ノ2により、ラッチ回路17、~17×に断次ラッチされる。 即ち、1発のラッチクロックCKSにより2つの画来データが同時にラッチ回路に転送される。 従って、N本の出力に対してN/2個のラッチ回路20、、202、 …及びノア回路32、 ,322、 …が必要であり、駆動回路の出力数が増えた場合、回路もそれに比例(係数1/2)して増大するという問節があった。

本発明は上記実情に鑑みてなされたもので、回 路構成を簡易化し得ると共に、駆動回路の出力数 が多くなっても、回路の増加を少なくできる画像

1 発のラッチクロックで 4 画素分のデータをラッチ回路にセットすることができる。 このためラッチクロックを発生する回路の構成を問易化できると共に、ラッチクロックの周波数を低くして消費 出力を低減することができる。

#### [ 実施 例 ]

以下、図面を参照して本発明の実施例を説明する。第1図に示すように前段のA/D変換回路(図示せず)から送られてくる複数ピット例えば3ピットのアジタル画案データD1~D3は、ファ回路41aは画器データD1~D3をタイミングが発出の路でラッチのB路でラックにより説みるでラッチのB路でラックにより説みるでラックに出り記みるのでラックにより記みるのでラックにより記みるのでラックにより記みるのでラックにより記みるのでラックにより記みるのでラックにより記みるのでラックにより記みるのでラックにより記みるのでラックによりによりによりによりによりによりによりによりによりによりに前後の表現を表現している。上記クロックがルスによりによりによりによりによりによりによりに前後の表現を表現している。上記クロックによりによりによりに前後の表現を表現している。上記クロックによりによりによりによりに対している。上記のロックによりによりに対している。

表示装置を提供することを目的とする。

## [課題を解決するための手段及び作用]

上記の構成とすることにより、1 画米単位で送られてくる画来データがバッファ回路に順次書き込まれ、4 画来分書き込まれる毎にラッチクロックに同期してラッチ回路に転送される。従って、

数が同じで位相のみ180° 異なる2相のクロッ クパルスである。上記ラッチ回路42aは、バッ ファ回路41aに保持されたデータを2相のクロ ックパルスCI、C2により読み込んでラッチ回 路43a及びノア回路46a~46cに入力する。 ラッチ回路43aは、詳細を後述するタイミング 信号発生回路50から送られてくるラッチクロッ クC10Bにより入力データをラッチし、ノア回 路44a~44cに入力する。また、ラッチ回路 42bは、パッファ回路41bに保持されたデー クを2目のクロックパルスC2により読み込んで ラッチ回路 4 3 b 及びノア回路 4 7 a ~ 4 7 c を に入力する。ラッチ回路43bは、入力データを 上記ラッチクロックC10Bによりラッチし、ノ ア回路45a~45cに入力する。そして、上 記ノア回路44a~44c, 45a~45c, 46a~46c, 47a~47cの出力信号は、 データバスラインを介して各段が3ビットで N 段 構成のラッチ回路48,~48mに4段を単位と して頗次入力される。このラッチ回路48~~ 48mの構成段数Nは、表示パネルの信号電極数、 つまり、 1 水平走査ライン上の 画光数に対応して 設けられる。

また、51はタイミング信号発生回路50内に 設けられた D 型フリップフロップで、水平同期信 号に同期して与えられるスタート信号STIをク ロックバルス C l により読み込み、インバータ 52に入力する。このインバータ52の出力信号 は、上記スタート信号STIと共にノア回路53 を介してD型フリップフロップ54にリセット信 号として送られる。このフリップフロップ54は、 クロックパルスC2により入力信号を読み込み、 ナンド回路57に入力すると非に、インバータ 5 5 を介して自己の入力端子 1 及びナンド回路 56に入力する。また、ナンド回路56.57に は、クロックパルスCLが入力される。このクロ ックパルスCIがナンド回路56,57を介して クロックパルスC10、C11として取り出され、更 にインパータ58、59により反転してクロック パルスC10B 、C11B として収り出される。

フロップ69のセット端子にSは、フリップフロ ップ63の出力信号がインバーク70を介して人

上記フリップフロップ69の出力信号は、 データ有効区間信号UTIとしてノア回路71. 7 2 及び上記ノア回路 4 4 a ~ 4 4 c , 4 5 a ~ 45c, 46a~46c, 47a~47cに入力 される。また、ノア回路71にはCIIBが入力さ れ、ノア回路72にはクロックパルスC108 が入 力される。そして、ノア回路71、72の出力信 号は、それぞれインバータ73,74を介してラ ッチ回路 6 5 1 ~ 6 5 N/4 -1のクロック端子 C X . CYに入力される。そして、フリップフロップ 6 3 及びラッチ回路 6 5 1 ~ 6 5 N./4 - 1の出力信 上記ノア回路 5 3 の出力信号は、その後、スター **号は、それぞれノア回路71の出力信号と共にノ** ア回路75,~75m/4 を介してラッチクロック CKSI~CKS N/4 として収り出され、ラッチ 回路481~48%に4個単位で入力される。例 えばノア回路75」から出力されるラッチクロッ クCKS1は、ラッチ回路48~484に入力

また、上記タイミング信号発生回路50のフリ ップフロップ51から出力される信号は、RSフ リップフロップ61に入力される。このフリップ フロップ61は、フリップフロップ51からの信 号によりセットされ、クロックパルス C liにより リセットされる。フリップフロップ61の出力信 号は、インバータ62を介してD型フリップフロ ップ63に入力される。このフリップフロップ 63は、入力信号をクロックパルスCIBB により 読み込み、シフトレジスタ64に入力する。この シフトレジスタ64は、縦続接続された(N/4 -1) 段のラッチ回路 6 5 1 ~ 6 5 N/4 -1からなり、 最終段のラッチ回路 6 5 N/4 -1から出力される信 号STOをD型フリップフロップ66に入力する。 このフリップフロップ66は、信号.S TOをクロ ックパルスCIIにより読み込み、フリップフロッ プ67に入力する。このフリップフロップ67は、 入力信号をクロックパルスC10Bによりラッチし、 インパータ68を介してRSフリップフロップ 69のリセット端子Rに入力する。このフリップ

される。

次に上記実施例の動作を第2図のタイミングチ +-トを参照して説明する。

新しいフィールドに入り、第2図(c)に示す スタートタイミング信号STI(ローレベル)が 送られてくると、ノア回路53の出力信号がハイ レベルとなり、フリップフロップ54がリセット される。その後、上記スタートタイミング信号 STIがクロックパルスC2 によりフリップフロ ップ51にラッチされ、その出力信号がローレベ ル、インバータ52の出力信号がハイレベル、ノ ア回路53の出力信号がローレベルとなり、フリ ップフロップ54のリセット状態が解除される。 トタイミング信号STIがハイレベルに戻っても ローレベルの状態に保持され、フリップフロップ 54が動作し得る状態に保たれる。このためフリ ップフロップ54は、上記リセット状態が解除さ れた後は、クロックパルスC2が入力される毎に 反転動作する。このため第2図(e)、(f)に

示すようにクロックバルス C 1 がナンド回路 5 6 . 5 7 により交互に選択され、かつ、反転したクロックパルス C 10 . C 11として取り出される。このクロックパルス C 10 . C 11は、 更に インバータ 5 8 . 5 9 により反転され、 C 10 B . C 11 B として取り出される。

クロックバルス C 11B . C 10B により、上記フリップフロップ 6 3 からシフトレジスタ 6 4 に送られたラッチクロック作成用 パルスか ラッチ 回路 6 5 1 ~ 6 5 N/4 ~1に 順次シフトされる。 上記のようにフリップフロップ 6 3 からラッチクロック作成用 パルスが出力され、また、この パルスがラッチ回路 6 5 1 ~ 6 5 N/4 ~1に 順次シフト されることにより、ノア回路 7 5 1 ~ 7 5 N が 順次 選択され、第 2 図 (p) ~ (r) に示すラッチクロック C S K 1 ~ C S K N/4 が出力される。

一方、上記新しいフィールドに入り、 A / D 変換回路から調素データ D 1 ~ D 3 が送られてくると、バッファ回路 4 1 a . 4 1 b 及びラッチ回路 4 2 a . 4 2 b . 4 3 a . 4 3 b により 1 番目ないし4番目の画案データが並列データに変換される。すなわち、 A / D 変換回路から第 2 図( g . )に示す 1 番目の画案データ D 1 ~ D 3 は、まず、クロックバルス C 2 によりバッファ回路 4 1 a にラッチされる。次に 2 番目の画業データ D 1 ~ D 3

号がハイレベルに戻り、クロックパルス C 10B によりフリップフロップ 6 3 にラッチされる。

また、上記フリップフロップ 6 3 からラッチクロック作成用パルスが出力されると、インバータフロップ 6 9 がセットされる。このときフリップフロップ 6 9 から出力されるローレベル信号がデータ有効区間信号 U T 1 にとしてノア回路 4 4 a ~ 4 4 c . 4 5 a ~ 4 5 c . 4 6 a ~ 4 6 c . 4 7 a ~ 4 7 c に入力される。上記データ 有効区間信号 U T 1 により、 A / D 路 換回路 から送られてくる 画案 データをラッチ 回路 4 8 1 ~ 4 8 n に転送することが可能になる。

また、上記フリップフロップ 6 9 からデータ有効区間信号 U T I が出力されると、その間、クロックバルス C 1 i B が ノ ア 回路 7 1 、 インバータ 7 3 を介して取り出される(第 2 図(n))と共に、クロックバルス C 10 B が ノ ア 回路 7 2 ・インバータ 7 4 を介して取り出される(第 2 図 (o))。

上記インパータ73,74を介して出力される

が送られてしまりパッフの路41 bに保持していたりパッフの路41 aに保存していたりによりにからしまれていた。このの路41 aに保みスこのにはからはない。の路41 aによりったのではない。のの路42 aによりったのではない。のはないのではない。のはないのではない。のはないのではないのではないのではないのではないのではないのではないのではないでは、まりったはいかでは、ないのではないでは、ないのではないのでは、ないのでは、ないのでは、ないのでは、ないで

また、上記バッファ回路 4 1 a にラッチされた 2 番目の画業データがバッファ回路 4 1 b に送られた数、A / D 変換回路 から次に送られてくる 3 番目の画業データがクロックパルス C 2 によりバッファ回路 4 1 a にラッチされる。次いで 4 番目

の晒光データが送られてくると、この晒光データ はクロックパルスCIによりバッファ回路41b にラッチされる。このときバッファ回路41aに 保持されている3番目の画業データがクロックバ ルス C l によりラッチ回路 4 2 a にラッチされる。 このラッチ回路42aにラッチされた画素データ は、クロックパルスC2 によりラッチ 回路42a から疑用される。このときバッファ回路41bに 保持されている4番目の両者データがクロックパ ルスC2によりラッチ回路42bに転送されて出 力される。従って、ラッチ回路42a.42bに ラッチされた3番目の画光データと4番目の画光 データは第2図(i)。 (k)に示すように同 時に出力される。この時、ラッチ回路43a. 43 bには、上記 1 番目と 2 番目の画光データが 保持されている。即ち、クロックパルス C 10B は、 クロックパルスCIの2倍の周期で出力されるの で、ラッチ回路 4 2 a , 4 2 b に 3 番目 と 4 番目 の画者データがラッチされた時点では、ラッチ回 路43a. 43bに1番目と2番目の画光データ

たラッチクロック作成用パルスがシフトレジス タ64内を順次シフトされ、最終段のラッチ回路 N.A までシフトされると、その出力信号STO (第2凶(d)) がフリップフロップ66へ送ら れ、クロックパルス C 11に同期してラッチされる。 これによりフリップフロップ66の出力がローレー ベルとなり、クロックパルス C 10B によりフリッ ブフロップ67にラッチされ、災にそのラッチ出 力によりインバータ68を介してフリップフロッ ブ69がリセットされる。この結果、フリップフ ロップ69から出力されるデータ有効区間信号 U T I がハイレベルに戻り、ノア回路44a~ 44c, 45a~45c, 46a~46c, 47a~47cのゲートを閉じる。また、上記デ - 夕有効区間信号 U T I がハイレベルになると、 ノア回路71、72のゲートを閉じ、クロックバ ルス C IIB 、 C IOB がノア回路 7 1 、 7 2 より出 力されるのを禁止する。その後、次のフィールド においてスタートタイミング信号STIが送られ てくると、上記した動作が凝り返して行なわれる。 が保持されている。

上記の状態においてノア回路75」から第2図 (p)に示すラッチクロックCKS1 が出力さ れ、ラッチ回路43a,43bに保持されている 1番目と2番目の画案データがノア回路44a~ 4 4 c 、 4 5 a ~ 4 5 c を介してラッチ回路 481, 482に転送され、ラッチ回路 42a, 42bに保持されている3番目と4番目の画案デ - 夕がノア回路46a~46c、47a~47c を介してラッチ回路48,,48。に転送される。 以下、同様にしてA/D変換回路から送られ てくる画数データがラッチクロックCKSL~ CKS N/A に同期して4つづつラッチ回路48, ~48mに転送される。そして、ラッチ回路 トされると、その画 ※ データが 所定の タイミング 信号により一括して信号電極駆動回路(図示せず) に読出され、表示パネルの信号電極が表示駆動さ れる。

一方、上記フリップフロップ63から出力され

なお、上記実施例では、液品表示パネルを例に とって説明したが、本発明はこれに限定されるも のでなく、ドットマトリクス型の表示パネルを備 えた画像表示装置に適用し得るものである。


#### [発明の効果]


多い場合に大きな効果を発揮することができる。 また、ラッチクロックの周波数が従来の1/2に なるので、消費電力を低減でき、かつ、動作に余 裕を持たせることができる。

## 4. 図面の簡単な説明


第1 図は本発明の一実施例を示すプロック図、第2 図は同実施例の動作を説明するためのタイミングチャート、第3 図は従来における液晶駆動回路の構成を示すプロック図、第4 図は第3 図の動作を説明するためのタイミングチャートである。41 a, 41 b … バッファ 回路、42 a, 42 b, 43 a, 43 b … ラッチ回路、50 … タイミング信号発生回路、48, ~48 m … ラッチ回路、64 … シフトレジスタ。

## 出颇人代理人 弁理士 鈴 汪 武 彦





第 2 例



(b) c2 \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	
(c) D3 [12345676901112 ····	
(d) STI	
(e) sto	/
(1) 12aの出力 1 3 5 7 9 11	
(g) 12bの出力 2 4 6 8 10 12	
(h) 19 out	C(N2-1) 書目
(i) 24 olun	
(k) 280mm —	
(1) CKS1	
(m) cks 2	
(n) cks N/2	

11 4 120